This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PCT

NOTICE INFORMING THE APPLICANT OF THE COMMUNICATION OF THE INTERNATIONAL APPLICATION TO THE DESIGNATED OFFICES

(PCT Rule 47.1(c), first sentence)

From the INTERNATIONAL BUREAU

To:

OBINATA, Tomio Yamamoto Building 2F 4, Kagurazaka 3-chome Shinjuku-ku Tokyo 162-0825 JAPON



Date of mailing (day/month/year)

08 September 2000 (08.09.00)

Applicant's or agent's file reference 319803305971

IMPORTANT NOTICE

International application No. PCT/JP99/01035

International filing date (day/month/year)
04 March 1999 (04.03.99)

Priority date (day/month/year)

Applicant

HITACHI, LTD. et al

 Notice is hereby given that the International Bureau has communicated, as provided in Article 20, the international application to the following designated Offices on the date indicated above as the date of mailing of this Notice: KR,US

In accordance with Rule 47.1(c), third sentence, those Offices will accept the present Notice as conclusive evidence that the communication of the international application has duly taken place on the date of mailing indicated above and no copy of the international application is required to be furnished by the applicant to the designated Office(s).

2. The following designated Offices have waived the requirement for such a communication at this time:

EP,JP

The communication will be made to those Offices only upon their request. Furthermore, those Offices do not require the applicant to furnish a copy of the international application (Rule 49.1(a-bis)).

 Enclosed with this Notice is a copy of the international application as published by the International Bureau on 08 September 2000 (08.09.00) under No. WO 00/52753

REMINDER REGARDING CHAPTER II (Article 31(2)(a) and Rule 54.2)

If the applicant wishes to postpone entry into the national phase until 30 months (or later in some Offices) from the priority date, a demand for international preliminary examination must be filed with the competent International Preliminary Examining Authority before the expiration of 19 months from the priority date.

It is the applicant's sole responsibility to monitor the 19-month time limit.

Note that only an applicant who is a national or resident of a PCT Contracting State which is bound by Chapter II has the right to file a demand for international preliminary examination.

REMINDER REGARDING ENTRY INTO THE NATIONAL PHASE (Article 22 or 39(1))

If the applicant wishes to proceed with the international application in the national phase, he must, within 20 months or 30 months, or later in some Offices, perform the acts referred to therein before each designated or elected Office.

For further important information on the time limits and acts to be performed for entering the national phase, see the Annex to Form PCT/IB/301 (Notification of Receipt of Record Copy) and Volume II of the PCT Applicant's Guide.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

J. Zahra

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35

PALENT COOPERATION TREAT.

	From the INTERNATIONAL BUREAU				
PCT	То:				
NOTIFICATION OF ELECTION (PCT Rule 61.2)	Assistant Commissioner for Patents United States Patent and Trademark Office Box PCT Washington, D.C.20231 ETATS-UNIS D'AMERIQUE				
Date of mailing: 08 September 2000 (08.09.00)	in its capacity as elected Office				
International application No.: PCT/JP99/01035	Applicant's or agent's file reference: 319803305971				
International filing date: 04 March 1999 (04.03.99)	Priority date:				
Applicant: SATOH, Masayuki et al					
1. The designated Office is hereby notified of its election made: X In the demand filed with the International preliminary Examining Authority on: O4 March 1999 (04.03.99) In a notice effecting later election filed with the International Bureau on: O5					
The International Bureau of WIPO 34, chemin des Colombettes	Authorized officer:				
1211 Geneva 20, Switzerland Facsimile No.: (41-22) 740.14.35	J. Zahra Telephone No.: (41-22) 338.83.38				

INTERNATIONAL SEARCH REPORT

International application No. _ PCT/JP99/01035

					
A. CLAS Int	A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁶ H01L21/82, H01L21/822, H01L27/04, G06F17/50				
According	According to International Patent Classification (IPC) or to both national classification and IPC				
	S SEARCHED				
Minimum o Int	documentation searched (classification system followed C1 H01L21/82, H01L21/822, H0	by classification symbols) 1L27/04, G06F17/50			
Documenta	tion searched other than minimum documentation to the	e extent that such documents are included	d in the fields searched		
Jits Koka	uyo Shinan Koho 1922-1996 i Jitsuyo Shinan Koho 1971-1999	Toroku Jitsuyo Shinan Koh Jitsuyo Shinan Toroku Koh	o 1994–1999 o 1996–1999		
Electronic o	lata base consulted during the international search (na	me of data base and, where practicable, se	earch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		<u> </u>		
Category*	Citation of document, with indication, where ap		Relevant to claim No.		
A ·	JP, 9-237283, A (Ricoh Co., 9 September, 1997 (09. 09. 9 Figs. 8 to 29 (Family: none	7),	1-16		
A	JP, 8-115357, A (Fujitsu Ltd 7 May, 1996 (07. 05. 96), Fig. 1 (Family: none)	d.),	1-16		
A	JP, 7-152794 A (NEC Corp.) 16 June, 1990 (16. 06. 95), Fig. 1 (Family: none)		1-16		
			,		
•					
•			:		
Furthe	r documents are listed in the continuation of Box C.	See patent family annex.			
* Special *A* docume	categories of cited documents: ent defining the general state of the art which is not	"T" later document published after the intern date and not in conflict with the applicat	ational filing date or priority		
conside	red to be of particular relevance document but published on or after the international filing date	the principle or theory underlying the im	vention		
"L" docume	eat which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other	considered novel or cannot be considered	aimed invention cannot be I to involve an inventive step		
special	reason (as specified)	when the document is taken alone "Y" document of particular relevance; the cla	nimed invention cannot be		
means	ent referring to an oral disclosure, use, exhibition or other	considered to involve an inventive step v combined with one or more other such d	ocuments, such combination		
P document published prior to the international filing date but later than the priority date claimed being obvious to a person skilled in the art document member of the same patent family					
Date of the actual completion of the international search 26 May, 1999 (26. 05. 99) Date of mailing of the international search report 8 June, 1999 (08. 06. 99)					
	nailing address of the ISA/ nese Patent Office	Authorized officer			
Facsimile N	o.	Telephone No			

РСТ

EP



国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 319803305971	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。				
国際出願番号 PCT/JP99/01035	国際出願日 (日.月.年) 04.03	. 99	優先日 (日. 月. 年)		
出願人 (氏名又は名称) 株式会社日立製作所					
国際調査機関が作成したこの国際調 この写しは国際事務局にも送付され	査報告を法施行規則第41条 5。	(PCT1 _. 8条	e) の規定に従い出願人に送付する。		
この国際調査報告は、全部で2	ページである。				
□ この調査報告に引用された先行	支術文献の写しも添付されて	いる。	,		
	れた国際出願の翻訳文に基	づき国際調査	を行った。		
b. この国際出願は、ヌクレオチ ☐ この国際出願に含まれる書	ド又はアミノ酸配列を含んで 面による配列表	でおり、次の配	2列表に基づき国際調査を行った。		
	れたフレキシブルディスク				
	関に提出された書面による				
□ 出願後に、この国際調査機	関に提出されたフレキシブ	ルディスクに 国際出願の題	よる配列表 示の範囲を超える事項を含まない旨の陳述		
書の提出があった。					
書面による配列表に記載し 書の提出があった。	た配列とフレキシブルディ	スクによる配	列表に記録した配列が同一である旨の陳述		
2. 請求の範囲の一部の調査	ができない(第I欄参照)。				
3.	いる(第Ⅱ欄参照)。				
4. 発明の名称は X 出	願人が提出したものを承認っ	する。			
□ 次	に示すように国際調査機関を	が作成した。			
-					
	願人が提出したものを承認。		W. A. C.		
	Ⅲ欄に示されているように、 際調査機関が作成した。出 国際調査機関に意見を提出・	顔人は、この[第47条 (PCT規則38.2(b)) の規定により 国際調査報告の発送の日から1カ月以内にこ きる。		
6. 要約勘とともに公表される図は 第 12 図とする。	、 願人が示したとおりである。	,	□ なし		
X H	願人は図を示さなかった。				
· *	図は発明の特徴を一層よく	表している。			

	国际胸重权口		
A. 発明の属	する分野の分類(国際特許分類(IPC))		
	Int.Cl ⁶ H01L21/82,H01L21/822,H01L27/04,G	06F17/50	
B. 調査を行 調査を行った最	fった分野 b小限資料(国際特許分類(IPC))		
	Int.Cl ⁶ H01L21/82,H01L21/822,H01L27/04,G	06F17/50	
最小限資料以外	トの資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-19 日本国公開実用新案公報 1971-19 日本国登録実用新案公報 1994-19 日本国実用新案登録公報 1996-19	9 9 9 9 9 9	
国際調査で使用	月した電子データベース(データベースの名称、	調査に使用した用語)	
C. 関連する	5と認められる文献		
引用文献の	引用文献名 及び一部の箇所が関連すると	きけ その関連する第所の表示	関連する 請求の範囲の番号
カテゴリー* A	JP, 9-237283, A (株式会7 (09.09.97) 第8~29区		
A	JP, 8-115357, A (富士通 4 (07.05.96) 第1図 (フ		1
A	JP, 7-152794, A (日本電 990 (16.06.95) 第1図	意気株式会社) 1 6. 6月. □ (ファミリー無し)	1-16
	~~.		
□ C欄の続	さにも文献が列挙されている。		る別紙を参照。
* 引用特も国以優日文ロ関係と表すの際後先若献頭に「ロ」国関係には「ロ」国際	表された文献であって く、発明の原理又は理 の 、当該文献のみで発明 、考えられるもの 、当該文献と他の1以 、て自明である組合せに いれるもの		
国際調査を完	了した日 26.05.99	国際調査報告の発送日	06.99
日本	の名称及びあて先 国特許庁 (ISA/JP)	特許庁審査官 (権限のある職員) 大嶋 洋一	4L 9170
	郵便番号100-8915 都千代田区霞が関三丁目4番3号	電話番号 03-3581-11() 1 内線 3497

世界知的所有権機関 国際事務局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6

H01L 21/82, 21/822, 27/04, G06F 17/50

(11) 国際公開番号

WO00/52753

(43) 国際公開日

2000年9月8日(08.09.00)

(21) 国際出願番号

PCT/JP99/01035

A1

(22) 国際出願日

1999年3月4日(04.03.99)

(71) 出願人 (米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP] 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人 (米国についてのみ)

佐藤正幸(SATOH, Masayuki)[JP/JP]

大嶋孝幸(OSHIMA, Takayuki)[JP/JP]

志水 勲(SHIMIZU, Isao)[JP/JP]

高橋秀明(TAKAHASHI, Hideaki)[JP/JP]

〒187-0022 東京都小平市上水本町五丁目20番1号

株式会社 日立製作所 半導体事業本部内 Tokyo, (JP)

(74) 代理人

弁理士 大日方富雄(OBINATA, Tomio) 〒162-0825 東京都新宿区神楽坂3丁目4番地 山本ビル2階 Tokyo, (JP) (81) 指定国 JP, KR, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類


国際調査報告書

(54)Title: SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR DESIGNING LOGIC INTEGRATED CIRCUIT COMPRISING THE SAME

(54)発明の名称 半導体集積回路およびそれを用いた論理集積回路の設計方法

(57) Abstract

By using a semiconductor integrated self-constituting circuit capable of constituting an arbitrary logic, a control unit or control circuit interprets design data of function level described in a language, for example, HDL, and a signal for determining the logic structure of the self-constituting circuit is fed from the control unit or control circuit to the self-constituting circuit so as to constitute a logic integrated circuit having a desired logic function.



521 ... DESCRIBE MOL

822 ... EXTRACT CONSINED CIRCUIT

823 ... GENERATE TRUTH VALUE DATA

824 ... PERFORM SELF-CONSTITUTING

526 ... PERFORM SELF-CONSTITUTING AND PERFORM

MAITE IN SW MATEIX SAN

任意の論理を構成可能な半導体集積回路化された自己構成回路を用いて、 HDLのような言語で記述された機能レベルの設計データを制御装置もし くは制御回路で解読して、任意の論理を構成可能な自己構成回路の論理構 成を決定する信号を、上記制御装置または制御回路から上記自己構成回路 に与えることにより所望の論理機能を有する論理集積回路を構成するよう にした。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)
AE アラブ首長国連邦
AG アンティグア・バーブーダ
AL アルバニア
AL アルバニア
AM アルメニア
AT オーストリア
AU オーストラリア
AU カーストラリア
AU カーストラリア
AU オーストラリア
AU カーストラリア
AU カーストラリア
AU カーストラリア
AU カーストラリア
AU カーストラリア・スログェミア

> コスタ・リカ キューバ キプロス

ボーランド

明細書

半導体集積回路およびそれを用いた論理集積回路の設計方法

5 技術分野

本発明は、半導体集積回路の設計さらには論理集積回路の構築方式に利用して有効な技術に関する。

背景技術

- 近年、論理集積回路の開発すなわち設計からその試作までは、図15に示すような手順に従って行われるようになって来ている。すなわち、論理集積回路の開発は、図15に示されているように、先ず実現しようとする論理集積回路の機能設計を行なう。次に、設計された機能をHDL(Hardware Description Language)などの言語で記述する。そして、このHDLで記述された設計データ(HDL記述文)は、ハードディスクなどの記憶装置にデータファイルとして記憶しておく。なお、HDL記述に関しては、状態遷移図やフローチャートから自動的にHDL記述文を作成する支援ツール(プログラム)がEDA(エンジニアリング・デザイン・オートメーション)ベンダから提供されている。
- 20 次に、HDL記述された設計データをテスト・ベクトルと呼ばれる検証 用プログラムにより、動作が適切であるか検証する。検証によって不具合 が見つかった場合には、HDL記述文を修正する。

その後、HDL記述された設計データを論理合成ツールと呼ばれるプログラムにより、論理ゲートレベルの設計データに変換する。このような論理合成ツールも、複数のEDAベンダより提供されている。生成された論理ゲートレベルの設計データは、再びテスト・ベクトルにより検証される。このときの不良検出率は例えば95%以上とされる。検証によって不具合

が見つかった場合には、論理ゲートレベルの設計データを修正する。

次に、論理ゲートレベルの設計データに基づいて、自動レイアウト・ツールと呼ばれるプログラムにより素子レベルのレイアウト・データを生成する。このような自動レイアウト・ツールも、複数のEDAベンダにより提供されている。生成されたレイアウト・データは、テストベクトルによって配線遅延等を含めた形で実負荷シミュレーションが行なわれて、不適切な個所は修正され最適化される。その後、生成された上記レイアウト・データに基づいてアートワークによりマスクパターン・データを生成し、このデータに基づいてマスクを作成する。

その後、前工程により半導体ウェハ上に論理集積回路が形成され、ウェハは各チップに切断されて樹脂などの封止材によって封止されてバッケージに組み立てられる。 しかしながら、上述のような設計、製造方式にあっては、最終的な論理集積回路装置として完成されるまでに多くの設計工程を経て何段階もの設計データが作成されるため、データ量の増大を招いている。また、システム全体が一つの半導体チップ上に構成されるシステム・オン・チップでは、様々な機能回路ブロックを多用して構成されることから、設計データの検証や修正の工数が増加しており、設計上大きな問題となって来ている。

さらに、従来の設計手法では、素子を微細化すればするほど1つの半導 20 体集積回路(ICとも言う)を製造するために使用されるマスクの枚数が 増大するとともに、微細加工のため高価な製造装置を必要としており、設計コスト、製造コストの増加、歩留まりの低下を招いている。

しかも、従来の設計手法では、各製品ごとに別個のマスクを製作しなくてはならないため、新しい製品の開発に要する期間が長くなる。また、今 25 後実現されると予想されるディープ・サブミクロン (0.1μm以下)の 微細加工では、SOR (シンクロトロン)装置が必須となるので、半導体装置メーカー一社ではその投資が困難になり、微細化に対する投資額が限

界に近づいている。

この発明の目的は、設計工数および開発期間を大幅に短縮することが可能な論理集積回路の設計手法を提供することにある。

この発明の他の目的は、必要に応じて機能の変更が容易な論理集積回路 5 を提供することにある。

この発明のさらに他の目的は、出来上がった製品の一部の素子に不良が あってもそれを代替して正常な機能を構成することができる論理集積回路 を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明 10 細書の記述および添附図面から明らかになるであろう。

発明の開示

本願において開示される発明のうち代表的なものの概要を説明すれば、 下記のとおりである。

- 15 すなわち、任意の論理を構成可能な半導体集積回路化された自己構成回路を用い、HDLのような言語で記述された機能レベルの設計データを制御回路で解読して、上記自己構成回路の論理構成を決定する信号を、上記制御回路から上記自己構成回路に与えることによって、所望の論理機能を有する論理集積回路を構成するようにしたものである。
- 上記自己構成回路は、読み出しおよび書き込みが可能なメモリ回路と、該メモリ回路に書き込まれたデータとメモリ回路から読み出されたデータとを比較する比較回路と、上記メモリ回路に供給されるアドレス信号を上記比較回路における比較結果に基づいて変換する可変アドレス変換回路とを含み、所望の論理機能を有する論理回路の入力信号を上記メモリ回路へのアドレス信号とし、かつこのメモリ回路の読み出しデータが当該論理回路の上記入力信号に対して期待される出力信号となるように、上記メモリ路の上記入力信号に対して期待される出力信号となるように、上記メモリ

回路にデータを書き込むようにする。

10

HDL言語は既存の一般的なプログラム言語と類似の構造を有しているとともに、HDL言語で記述された機能レベルの設計データすなわちHDL記述文に基づいて論理合成を行なうソフトウェアおよび論理合成された設計データから論理ゲート・レベルの設計データに変換するソフトウェアはすでに開発されていることから、機能レベルの設計データに基づいて上記自己構成回路の論理構成を決定させる信号を生成する制御回路は現在の技術をもって充分に実現可能である。

上記設計手法によれば、論理集積回路の開発に際して、HDL記述文の み作成すれば良く、HDL記述文に基づく論理合成およびその検証並びに 論理合成された設計データから論理ゲート・レベルの設計データへの変換 および検証が不用になるので、設計工数および開発期間を大幅に短縮する ことが可能になる。しかも、状態遷移図やフローチャートから自動的にH DL記述文を作成する支援ツール(プログラム)がEDAベンダから提供 されているので、HDL記述の作成も比較的容易に行える。

また、本発明では、読み出しおよび書き込みが可能なメモリ回路を有する自己構成回路を使用して論理を構成するようにしているため、メモリ回路の書き換えにより論理機能の変更が可能となり、必要に応じて機能の変更が容易な論理集積回路を実現することができる。

さらに、上記自己構成回路は、メモリ回路に書き込まれたデータとメモ リ回路から読み出されたデータとを比較する比較回路と可変アドレス変換 回路とを備えているので、構成したい論理を自己検証しながら可変アドレス変換回路の変換アドレスを構成して行くことができる。そして、メモリ 回路が不良個所を含んでいるような場合には、不良個所を避けて正常な領域のみを使用して論理を構成することができるため、一部の素子に不良が あってもそれを自動的に回避して正常な機能を構成することができる。

なお、機能レベルの設計データを解読する上記制御回路は、上記自己構成回路と異なる半導体集積回路として構成してもよいし、自己構成回路と

20

一体にして一つの半導体チップ上に構成するようにしてもよい。機能レベルの設計データを解読する上記制御回路と上記自己構成回路とを一体にした場合には、機能レベルの設計データを格納するストレージも一体に設けるとよい。

5 これにより、機能レベルで記述された設計文をストレージに格納してやるだけで、自己の判断と処理で所望の論理機能を有する完全に自己構成可能な論理集積回路を実現することができる。また、上記自己構成回路を構成するメモリ回路の一部の領域を上記機能レベルの設計データを格納するストレージ領域とすることも可能である。例えばHDL言語で記述された 10 機能レベルの設計データは、論理ゲート・レベルの設計データに比べてそのデータ量が約10分の1程度であるため、半導体集積回路内に形成されたメモリ回路に充分に格納可能である。

さらに、構成する論理機能が組み合わせ回路のみでなく順序回路を含むような場合には、上記自己構成回路として、上記読み出しおよび書き込みが可能なメモリ回路と、該メモリ回路に書き込まれたデータとメモリ回路から読み出されたデータとを比較する比較回路と、上記メモリ回路に供給されるアドレス信号を上記比較回路における比較結果に基づいて変換するアドレス変換回路との他に、メモリ回路から読み出されたデータを保持するデータストレージ回路と、該データストレージ回路に保持されているデータを上記アドレス変換回路に入力されるアドレス信号に切り替えるスイッチマトリックス回路とを設けるようにすると良い。これによって、フリップフロップのようなラッチ回路を含む順序回路を構成することができる。

上記機能レベルの設計データを記述する言語としては、例えばHDL言 25 語を用いることができる。上記自己構成回路に含まれる読み出しおよび書き込みが可能なメモリ回路としては、DRAM (ダイナミック型ランダム・アクセスメモリ) またはSRAM (スタティック型ランダム・アクセ

ス・メモリ)のような揮発性メモリが望ましいが、電気的に書き込みおよび消去可能な不揮発性記憶装置(EEPROM)であってもよい。揮発性メモリを使用することにより、余分な昇圧回路を設ける必要がないとともに、低電圧駆動が可能である。また、SRAMでなくDRAMを用いた場合には、同一記憶容量に対して占有面積を減らしチップサイズを小さくすることができる。一方、DRAMでなくSRAMを用いた場合には、DRAMに特有のリフレッシュ動作が不用になるという利点がある。

図面の簡単な説明

10 図1は、本発明を適用した論理集積回路の開発手順を示すフローチャートである。

図2は、本発明に係る設計手法を可能にする自己構成回路の第1の実施 例を示すブロック図である。

図3は、第1の実施例の自己構成回路に含まれる可変アドレス変換回路 の具体例を示すブロック図である。

図4は、第1の実施例の自己構成回路に含まれる比較回路の具体例を示す論理構成図である。

図5は、第1の実施例の自己構成回路における変換アドレスの変更の仕方を示すフローチャートである。

20 図 6 は、第 1 の実施例の自己構成回路により構成される論理ゲート回路 の一例およびその H D L 記述を示す説明図である。

図7は、第1の実施例の自己構成回路を用いHDL記述に従って所望の 論理機能の論理回路を構成するシステムの例を示すプロック図である。

図8は、本発明に係る設計手法を可能にする自己構成回路の第2の実施 25 例を示すブロック図である。

図9は、第2の実施例の自己構成回路に含まれる可変スイッチ回路の具体例を示す回路構成図である。

図10は、第2の実施例の自己構成回路に含まれるデータストレージ回路の具体例を示す論理構成図である。

図11は、第2の実施例の自己構成回路により構成される論理回路の一例としてのフリップフロップ回路とそのHDL記述を示す説明図である。

5 図12は、実施例の自己構成回路を用いて所望の論理回路を構成する場合の制御装置における処理手順の概略を示すフローチャートである。

図13は、本発明に係る設計手法を可能にする自己構成回路の第3の実施例を示すプロック図である。

図14は、本発明に係る設計手法を可能にする自己構成回路の第4の実10 施例を示すブロック図である。

図15は、従来の論理集積回路の開発手順を示すフローチャートである。

発明を実施するための最良の形態

20

以下、本発明の好適な実施例が図面に基づいて説明される。

15 図1は、本発明を適用した論理集積回路の開発手順を示すフローチャートである。

先ず実現しようとする論理集積回路の機能設計を行なう(ステップS1)。次に、設計された機能をHDLなどの言語で機能記述(ステップS2)し、ハードディスクなどの記憶装置にデータファイルとして記憶する(ステップS3)。なお、HDL記述に関しては、前述したように、状態遷移図やフローチャートなどから自動的にHDL記述文を作成する支援ツールがEDAベンダから提供されているので、そのようなツールを用いて作成すると良い。

次に、HDL記述された設計データをテスト・ベクトルと呼ばれる検証 25 用プログラムにより、動作が適切であるか検証する(ステップS4)。検 証によって不具合が見つかった場合には、HDL記述された設計データを 修正する。

20

その後、HDL記述された論理機能を、半導体集積回路として形成された自己構成回路を用いて構成する(ステップS5)。以上の手順によって所望の機能を有する論理集積回路が得られるので、大幅に開発期間が短縮される。

5 図 2 には、図1のフローチャートに従った本発明に係る設計手法を可能 にする自己構成回路の第 1 実施例のブロック図が示されている。なお、図 2に示されている各回路ブロックは、公知の半導体製造技術により単結晶 シリコンのような 1 つの半導体チップ上に形成されている。

図2において、10は公知の汎用DRAM (ダイナミック・ランダム・10 アクセス・メモリ) もしくはSRAM (スタティック・ランダム・アクセス・メモリ) とほぼ同様な構成を有する読み出しおよび書き込み可能なメモリ回路である。

すなわち、メモリ回路10は、複数のメモリセルがマトリックス状に配置されるとともに、複数のワード線と複数のデータ線が格子状に配置され、同一の行のメモリセルはそれぞれ対応するワード線に接続され、同一の列のメモリセルはそれぞれ対応するデータ線に接続されてなるメモリアレイ11と、供給されたアドレス信号をデコードしてメモリアレイ11内の対応する1本のワード線を選択レベルにするアドレス・デコーダ12と、選択されたワード線に接続されたメモリセルからデータ線に読み出された電位を増幅するセンスアンプ回路13と、チップ選択信号CEおよび書込み制御信号WEに基づいて上記センスアンプ回路13などの動作タイミングを制御する書込み・読出し制御回路14などから構成されている。

この実施例の自己構成回路には、上記メモリ回路10の他、チップ外部から入力された書込みデータを取り込んでセンスアンプ回路13へ渡したり、メモリ回路10から読み出されたデータをチップ外部へ出力したり、読出しデータとチップ外部から入力されたデータとを比較したりする入出力&比較回路20と、チップ外部から入力されたアドレス信号を上記入出

(···:

カ&比較回路20における比較結果に応じて変換し上記アドレス・デコー ダ12に供給する可変アドレス変換回路30とから構成されている。

41はチップ外部からのアドレス信号が入力されるアドレス入力端子、 42はメモリ回路からの読出しデータを外部へ出力したり外部からの書込 みデータが入力されるデータ入出力端子である。

図3には、図2の実施例の自己構成回路に含まれる可変アドレス変換回路30の具体例がプロック図で示されている。この可変アドレス回路30は、図2のメモリ回路10とほぼ同様な回路構成を有している。

すなわち、可変アドレス回路30は、複数のメモリセルがマトリックス 状に配置されるとともに、複数のワード線と複数のデータ線が格子状に配置され、同一の行のメモリセルはそれぞれ対応するワード線に接続され、 同一の列のメモリセルはそれぞれ対応するデータ線に接続されてなるメモリアレイ31と、外部より入力端子41に供給されたアドレス信号をデコードしてメモリアレイ31内の対応する1本のワード線を選択レベルに するアドレス・デコーダ32と、選択されたワード線に接続されたメモリセルからデータ線に読み出された電位を増幅するセンスアンプ回路33と、 上記入出力&比較回路20からの比較結果信号CMに基づいて上記センスアンプ回路33の動作タイミングを制御する書込み制御回路34などから構成されている。

20 図示しないが、上記アドレス・デコーダ32は、デコード回路とデコードされるアドレスを上記比較結果信号CMに基づいてインクリメントするインクリメンタもしくは演算器とを含んでいる。また、インクリメント値を該メモリ31に記憶させて31の記憶容量を減らすようにしても良い。

図4には、第1の実施例の自己構成回路に含まれる入出力&比較回路2 25 0の具体例が示されている。

図4に示されているように、入出力&比較回路20は、センスアンプ回路13の出力端子に接続された信号線51とデータ入出力端子42に接続

された信号線52との間に設けられ上記書込み・読出し制御回路14から供給される比較指示信号CCにより制御されるスイッチ手段21と、センスアンプ回路33からの読出し信号と上記書込み・読出し制御回路14から供給される比較指示信号CCとを入力信号とするNANDゲート回路22と、該NANDゲート回路22の出力信号と上記データ入出力端子42より入力された信号とを入力とするイクスクルーシブORゲート回路23と、複数のイクスクルーシブORゲート回路23の出力信号を入力とするORゲート回路24とから構成されている。

すなわち、上記スイッチ手段21とNANDゲート回路22とイクスクルーシブORゲート回路23とからなる比較回路が、各データ入出力端子42ごとに設けられ、各比較回路のイクスクルーシブORゲート回路23の出力信号が上記ORゲート回路24に入力され、ORゲート回路24の出力信号が比較結果信号CMとして前記可変アドレス回路30に供給されるように構成されている。なお、図示しないが、信号線52側にはデータ入出力端子42に共通に接続された入力バッファと出力バッファが設けられていても良い。

次に、上記実施例の自己構成回路における変換アドレスの変更の仕方を、図5に示されているフローチャートを用いて説明する。なお、図5に示されているフローチャートが開始される以前に、初期設定処理等により可変アドレス変換回路30においては、メモリアレイ31内の各番地にメモリ回路10の各番地に対応したアドレスが格納されている。

外部よりアドレス入力端子41ヘアドレス信号が入力されると、可変アドレス回路30のアドレスデコーダ32はそのアドレス信号をデコードしてメモリアレイ31内の対応するワード線を選択レベルにして予め格納されているアドレスデータを出力、すなわちアドレス変換を行なう(ステップS11)。読み出されたアドレスデータは、センスアンプ33により増幅されてメモリ回路10のアドレスデコーダ12に供給される。アドレス

20

デコーダ12は供給されたアドレスをデコードしてメモリアレイ11内の 対応するワード線を選択レベルにし、そのとき入出力&比較回路20を介 して外部より入力されているデータを選択メモリセルに書き込む (ステップS12)。

5 次に、メモリアレイ11から当該書込みデータの読出しを行なう(ステップS13)。読み出されたデータはセンスアンプ13により増幅されて入出力&比較回路20に供給される。このとき、データ入出力端子41にはデータ書込み時に入力された書込みデータが入力されている。これによって、入出力&比較回路20はメモリアレイ11から読み出されたデータとデータ入出力端子41に入力されている書込みデータとを比較し、一致または不一致を示す比較結果信号CMを可変アドレス変換回路30の書込み制御回路34へ出力する。

すると、書込み制御回路34は、比較結果信号CMを見て書込みが正常に行なわれたか否か判定する(ステップS14)。ここで、書込み制御回路34が書込み失敗と判定すると、アドレスデコーダ32へ信号を送って内部のインクリメンタを動作させ、入力アドレス信号をインクリメントさせる(ステップS15)。すると、このインクリメントされたアドレスは、アドレスデコーダ12に供給されてデコードされ、メモリアレイ11内の次のワード線が選択レベルにされる。そして、ステップS12へ戻ってそのワード線に接続されている選択メモリセルに、入出力&比較回路20を介して外部より入力されているデータが書き込まれる。

次に、再びメモリアレイ11から当該書込みデータの読出しを行ない、 入出力&比較回路20により外部からデータ入出力端子42へ入力されているデータとの比較を行なう。そして、一致すると書込み制御回路34は 25 外部へ書込み終了信号WFを出力して、一つのアドレスに対するデータの 書込み動作が終了する(ステップS16)。外部の制御回路は、上記書込み終了信号WFを受けると次のアドレス信号を生成してアドレス入力端子

10

41へ入力する。これに応じて、再び図5の書込み制御フローがステップ S1から開始され、次のアドレスに対する書込み処理が実行される。

上記のように、この実施例においては、データ書込み後に当該書込みデータを読み出して判定し、誤りがあればアドレスを更新して次のアドレス位置にデータを書き込むようにしている。これによって、メモリアレイ11内に欠陥があっても自動的にそのアドレスをとばして次のアドレスにデータが書き込まれることとなる。そのため、この実施例の自己構成回路にあっては、メモリアレイ11内のすべてのメモリセルが正常である必要がないのみならず、事前にメモリアレイに不良ピットがないかテストする必要もないという利点を有している。

なお、上記実施例では、メモリアレイ11に欠陥があるか否か判定して 書込みを行なう場合について説明したが、図2の可変アドレス変換回路3 0のセンスアンプ33の出力信号線を、メモリ回路10のアドレスデコー ダ12のみならず入出力&比較回路20へも供給可能に構成しておく。そ して、上記と同様にしてメモリアレイ31への書込みデータの正常/異常 を判定して、異常の場合にはアドレスをとばすようにする。これにより、 メモリアレイ31に関しても、すべてのメモリセルが正常である必要がな いのみならず、事前にメモリアレイに不良ビットがないかテストする必要 もなくなる。

20 図 6 には、第 1 の実施例の自己構成回路により構成される論理ゲート回路の一例とその H D L 記述が示されている。また図 7 には、第 1 の実施例の自己構成回路を用い H D L 記述に従って所望の論理機能を有する論理回路を構成するシステムの例が示されている。

図7において、100は上記実施例の自己構成回路、200は図6に示 25 されているようなHDL記述された設計データが格納された記憶装置 (ファイル)、300は該ファイルに記憶されているHDL記述を解読して対応する論理機能を自己構成回路100内に構成するための信号を形成

し出力する制御装置である。この制御装置300は、例えば汎用のマイクロコンピュータを用いて構成することができる。

次に、図6のNANDゲート回路を例にとって具体的な論理の構成の仕方を説明する。先ず、制御装置300は、HDL記述を解読して構成対象がNANDゲート回路であることを認識し、例えば自己構成回路100に供給するアドレス信号として次の表1の真理値表に示されている入力信号In0,In1の組み合わせ"0,0","1,0","0,1","1,1"を生成する。

そして、この生成したアドレス信号を自己構成回路100のアドレス入 10 力端子41(図2参照)へ与える。これとともに、制御装置300は、真 理値表の出力Out0に相当するデータを上記各アドレスに対応する書込 みデータとして生成して、その書き込みデータを自己構成回路100への アドレス信号の入力と時間的に並行してデータ入出力端子42へ与える。

すると、自己構成回路100内では、図5のフローチャートを用いて説明した手順に従ってメモリ回路10へのデータの書込みを行なう。従って、書込み終了後に、NANDゲート回路の入力信号In0, In1を、自己構成回路100の所定のアドレス入力端子41へ入力すると、メモリ回路に記憶されている対応するデータが読み出されてNANDゲート回路の出力のut0に相当する信号がデータ入出力端子42の所定の端子から出力される。このように、図2の実施例の自己構成回路を使用すると、HDL記述に従ったメモリ回路10へのデータ書込みにより所望の論理機能が実現されることとなる。

表 1

ln0(ln2)	In1(In3)	Out0(Out1)
0	0	1
1	0	1
0	1	1
1	1	0

なお、上記のような 2 入力 N A N D ゲート回路のみを図 2 の自己構成回 10 路を用いて構成する場合には、入力アドレス信号は 2 ビットでよい。従って、図 3 に示されているアドレス・デコーダ 3 2 を例えば 2 ビットごとにアドレス分割した構成とし、 2 ビットのみでメモリアレイ 3 1 内の 1 本のワード線を選択できるようにすると良い。

これにより、1つの自己構成回路で複数の論理ゲート回路を実現することができる。また、従来のメモリと同様なアドレス構成としかつ1つのメモリアレイで複数の論理ゲート回路を実現するには、上記入力のビット以外のアドレスビットを補完する必要があるが、上記のようにアドレス分割を行えばアドレスの補完も必要なくなる。ただし、実現したい論理を構成する各論理ゲート回路に番号をつけてその番号を補完アドレスとして上記入力ビットに組み合わせたものを着目する論理ゲートのアドレスとすることで、アドレス分割をしないメモリアレイを用いることも可能である。

図8は、本発明に係る設計手法を可能にする自己構成回路の第2の実施 例を示すブロック図である。

この実施例は、図2に示す第1の実施例の自己構成回路に、データスト 25 レージ60と、可変スイッチ回路としてのスイッチマトリックス70とを 追加したものである。データストレージ60は、メモリ回路10から読み出 されたデータもしくはデータ入出力端子42より入力された前回の入力

15

25

データを保持する回路であり、入出力&比較回路20とデータ入出力端子 42との間に設けられる。スイッチマトリックス70は、上記データスト レージ60に保持されているデータを入力アドレス信号に代えて可変アド レス変換回路30へ供給するための回路であり、アドレス入力端子41と 可変アドレス変換回路30との間に設けられる。

なお、データストレージ60とスイッチマトリックス70以外のメモリ 回路10と入出力&比較回路20と可変アドレス変換回路30は第1の実 施例と全く同様の構成である。

図9は、第2の実施例の自己構成回路(図8)に含まれるスイッチマト リックス70の具体例を示す回路構成図である。 10

スイッチマトリックス70は、図9(A)に示されているように、アド レス入力端子41に入力されたアドレス信号がのる複数の信号線71と データストレージ60の出力信号がのる信号線72とが互いに交差するよ うに格子状に配置され、信号線71と72の各交点に切替えスイッチ回路 73が配置されてなる。これとともに、各切替えスイッチ回路73の制御 情報を記憶するRAM74が設けられている。

上記切替えスイッチ回路73は、図9(B)に示されているように、ア ・ドレス入力端子41より入力されたアドレス信号またはデータストレージ 60の出力信号を選択して出力させるため相補的にオン、オフ状態にされ る一対のMOSFETからなるスイッチ素子SW1, SW2により構成さ 20 れている。そして、各スイッチ素子SW1, SW2のゲート端子がRAM 74内に記憶されている制御情報に従って制御されるように構成されてい る。ただし、RAM74を設ける代わりに、図9(C)のように、信号線 71と信号線72の各交点にそれぞれSRAMセルと同様なスタティック 型メモリセルMCと切替えスイッチCSWとを設けた構成としても良い。

図10は、第2の実施例の自己構成回路(図8)に含まれるデータスト レージ回路60の具体例を示す論理構成図である。

10

データストレージ回路 60 は、図 10 に示されているように、メモリ回路 10 内のメモリアレイ 11 の 2 本ずつのデータ線に対応して設けられたフリップフロップ FF1, FF2, …… FFn と、各フリップフロップのラッチ用クロックを形成するための AND ゲート G1, G2, …… Gn とから構成されている。

そして、各フリップフロップFFiは、対をなすデータ線の一方の信号 (di)がデータ入力端子Dに入力される。また、対をなすデータ線の他方の信号 (Ai) はシステムクロック信号 CLKとともにANDゲートGiに入力されている。そして、このANDゲートGiの出力信号が対応するフリップフロップFFiのクロック端子ckに入力され、クロック端子ckへの信号の立ち下がりまたは立ち上がりに同期してデータ端子Dへの入力信号が当該フリップフロップFFiに取り込まれるように構成されている。

図10の回路においては、信号Aiがロウレベルにされていると、ANDが一トGiの出力がロウレベルに固定されるため、システムクロックCLKが変化しても対応するフリップフロップFFiはラッチ動作を行なわない。つまり、この実施例では、信号AiをフリップフロップFFiへのデータの取込みを行なうか否か制御する信号(以下、アクティブビットと称する)として使用している。

前述した図2の実施例の自己構成回路は、入力状態(入力アドレス)によって出力状態(出力データ)が一義的に決定するので、組み合わせ回路を構成することはできるが、順序回路を構成することはできない。これに対して、図8の自己構成回路は、上記のような動作特性を有するデータストレージ60を用いることにより、ある入力状態に応じてメモリ回路10から読み出されたデータを選択的に保持し、これをスイッチマトリックス70を介して可変アドレス変換回路30へ供給することで前回の出力データで次の入力状態を制御することができる。つまり、これによって、順序

回路を構成することができるようになる。

図11には、図8に示されている第2の実施例の自己構成回路により構成される論理回路の一例としてのフリップフロップ回路の一例とそのHD L記述が示されている。図11のフリップフロップ回路は、2つのNAN Dゲート回路G11、G12の各出力端子が他方のNANDゲート回路の一方の入力端子に接続されている。

このフリップフロップ回路を構成する2つのNANDゲート回路G11, G12の入力信号に対応する出力信号状態を表わす真理値表は、次の表2 のようになる。表2において、A1, A2はメモリ回路10に入力に対応して記憶される前述のアクティブビットで、このアクティブビットが"1"のときだけフリップフロップの出力値は対応するNANDゲートの真理値データを出力することを意味する。

表 2

15

5

	In0	In1	In2	In2 In3		Out0		Out1	
	1110	1111	1112	1113	d1	A1	d2	A2	
a	0	0	0	0	1	1	1	1	
b	1	0	0	0	1	1	0	0	
c d	0	1	0	0	1	1	0	0	
d	1	1	0	0	0	1	0	0	
e f	0	0	1	0	0	0	1	1.	
f	1	0	1	.0	0	0	0	0	
g	0	1	. 1	0	0	0	0	0	
h	1	1	1	0	0	0	0	0	
i	0	0	0	1	0	0	1	1	
j	1	0	0	1	0.	0	0	0	
k	0	1	0	1	0	0	0	0	
1	1	1	0	1	0	0	0	0	
m	0	0	1	1	0	0	0	1	
n	1	0	1	1	0	0	0	0	
0	0	1	1	1	0	-0	0	0	
р	1	1	_1	1	0	0	0	0	

20

25 図11に示すようなフリップフロップ回路を、図8の自己構成回路を用いて構成する場合には、先ず、4つの入力信号In0,In1,In2,In3をアドレス入力端子41よりスイッチマトリックス70を介して可

変アドレス変換回路30に入力するとともに、それらの入力信号の組合せに対応した表2の真理値表の出力データd1, A1, d2, A2をデータ入出力端子42より入力する。これにより、上記入力信号In0, In1, In2, In3をアドレスとしてメモリ回路10内のメモリアレイ11の所定の番地に真理値表の出力データd1, A1, d2, A2を書き込まれる。書込みが終了したら、読み出しを行なって正常に書き込まれたか否か判定し、書込みエラーのときはアドレス更新して別の番地に書込みを行なう点は、第1の実施例と同様である。

次に、構成しようとするフリップフロップ回路の帰還ループを設定する 10 ため、データストレージ60内の所定のフリップフロップ (例えばFF1, FF2) に対する状態設定を行なう。具体的には、先ず入力信号In2, In3をそれぞれ「0」に固定して、NANDゲート回路G11に着目しその入力信号In0, In1をフリップフロップFF1に保持させたいデータに応じて"0,0","1,0","0,1"または"1,1"に 設定してアドレス入力端子41より入力する。

すると、表2のa, b, c, dの欄にそれぞれ示されているように、入力信号In2, In3が共に「0」に固定されていると、NANDゲート回路G1に対応するアクティブビットA1として"1"が読み出される。そのため、データストレージ60のANDゲートG1を通してクロックCLKがフリップフロップFF1に供給される。その結果、そのときの入力信号In0, In1の組合せに応じて"1"または"0"のデータd1がフリップフロップFF1に取り込まれる。つまり、フリップフロップFF1の状態が設定される。

次に、入力信号 I n 0 , I n 1 をそれぞれ「0」に固定して、N A N D 25 ゲート回路 G 1 2 に着目しその入力信号 I n 2 , I n 3 をフリップフロップ F F 2 に保持させたいデータに応じて"0,0","1,0","0,1"または"1,1"に設定してアドレス入力端子 4 1 より入力する。

すると、表 2 の a , e , i , m の欄にそれぞれ示されているように、入力信号 I n 0 , I n 1 が共に「0 」に固定されていると、NANDゲート回路 G 2 に対応するアクティブビットA 2 として "1"が読み出される。そのため、データストレージ 6 0 のANDゲート G 2 を通してクロック C L K がフリップフロップ F F 2 に供給される。その結果、そのときの入力信号 I n 2 , I n 3 の組合せに応じて "1" または "0"のデータ d 2 がフリップフロップ F F 2 に取り込まれる。つまり、フリップフロップ F F 2 の状態が設定される。

なお、図11に示すような2つのNANDゲートからなるフリップフロップは、それぞれの出力信号が他方のNANDゲートの一方の入力端子に帰還されているため、出力Out0,Out1が同時に"0"となり得ない。従って、上記データストレージ60のフリップフロップFF1,FF2の状態を設定する際には、それらの保持状態が共に"0"にならないように留意する必要がある。

- 15 上記のようにして、フリップフロップFF1, FF2を所望の状態に設定した後に、スイッチマトリックス回路70内の制御情報RAM74内の、図9(A)において点線で囲まれているスイッチCSW31とCSW22に対応するメモリセルの記憶データを書き換えて、それらのスイッチを、アドレス入力端子41側からデータストレージ60の出力端子側へ切り替える。
- 20 これによって、図11のフリップフロップの入力信号In1, In2は入力が不許可とされ、代わりにNANDゲートG11, G12の出力Out 0, Out1が入力信号(アドレス)として次段の可変アドレス変換回路 30に供給されるようになる。つまり、これによって、フリップフロップ の帰還ループが構成されたこととなる。
- 25 なお、図8の第2の実施例の自己構成回路を用いHDL記述に従って所 望の論理機能を有する論理回路を構成するシステムは、図2に示す第1の 実施例の自己構成回路を用いて論理を構成する図7に示されているシステ

ムと同様で良い。つまり、自己構成回路とは別個に構成された制御装置300が、HDL記述された設計データが格納されたファイルから読み出されたHDL記述を解読して、対応する論理機能を自己構成回路100内に構成するための信号を形成し出力する。

5 図7のシステムにより、図8の第2の実施例の自己構成回路を用いて、 HDL記述に従って図11に示されているような構成のフリップフロップ 回路を論理構成する手順を説明する。先ず、制御装置300は、HDL記 述を解読して構成対象がフリップフロップ回路であることを認識し、例え ば自己構成回路100に供給するアドレス信号として次の表2の真理値表 10に示されている入力信号In0,In1,In2,In3の組み合わせ "0,0,0,0","1,0,0,0","0,1,0,0"……"1, 1,1,1"を生成する。

そして、この生成したアドレス信号を自己構成回路100のアドレス入力端子41へ与える。これとともに、制御装置300は、真理値表の出力 d 1, d 2 に相当するデータと対応するアクティブピット・データA1, A 2 を、上記各アドレスに対応する書込みデータとして生成して、自己構成回路100へのアドレス信号の入力と時間的に並行してデータ入出力端子42へ与える。

すると、自己構成回路100内では、図5のフローチャートを用いて説明した手順に従ってメモリ回路10へのデータの書込みを行なう。従って、書込み終了後に、フリップフロップ回路の入力信号In0~In3を、自己構成回路100の所定のアドレス入力端子41へ入力すると、メモリ回路に記憶されている対応するデータ(出力データビットd1,d2およびアクティブ・ビットA1,A2)が読み出される。そして、先ずアクティブ・ビットA1,A2)が読み出される。そして、先ずアクティブ・ビットA1,A2が"1"であるものに対応する出力データが、図10に示されているフリップフロップFFiに取込まれる。これがスイッチマトリックス60を介して可変アドレス変換回路30へ供給される。

10

これによって、前に読み出されたデータに応じて次のデータがメモリ回路10から読み出され、フリップフロップ回路の出力Out0,Out1 に相当する信号がデータ入出力端子42の所定の端子から出力される。このように、図8の実施例の自己構成回路を使用すると、HDL記述に従ったメモリ回路10へのデータ書込みによりフリップフロップの論理を構成することができ、順序回路を含む所望の論理機能が実現されることとなる。

図12には所望の論理回路を構成する制御装置300の制御手順の概略が示されている。制御装置300は、先ず、HDL記述を解読し(ステップS21)、HDL記述から論理回路を構成する組み合わせ回路や順序回路を抽出する(ステップS22)。次に、抽出した組み合わせ回路または順序回路に関する真理表すなわち真理値データを生成する(ステップS23)。それから、生成した真理値データを用いて、図5のフローチャートに従って、自己構成回路100のメモリ回路10へのデータの書込みおよび可変アドレス変換回路30の設定を行なう(ステップS24)。

- 15 また、制御装置300は、HDL記述を解読して、抽出した論理回路が順序回路であると判断したときは、着目する順序回路の回路接続情報の抽出を行なう(ステップS25)。次に、抽出された回路接続情報を用いてスイッチマトリックス回路70の制御情報RAM74へ記憶する制御情報の生成および書込みを行なう(ステップS26)。
- 20 図13には、本発明に係る設計手法を可能にする自己構成回路の第3の 実施例が示されている。

この実施例では、図8に示されているような自己構成回路100が、1つの半導体チップ上に複数個マトリックス状に配置されているとともに、各自己構成回路間に横方向配線領域110と縦方向配線領域120とが設けられ、横方向配線領域110と縦方向配線領域120との交差部位には選択的に信号線を結合可能にするスイッチマトリックス回路130が設けられている。さらに、各自己構成回路100のアドレス入力端子を縦方向

配線領域120の信号線に選択的に結合するためのスイッチマトリックス 回路140と、各自己構成回路100のデータ入出力端子を横方向配線領域110の信号線に選択的に結合するためのスイッチマトリックス回路1 50とが設けられている。

5 このように、複数個の自己構成回路100を1つの半導体チップ上に設けておくことにより、所望の論理機能を有しかつより規模の大きな論理集積回路を、HDL記述に従って構成することが可能となる。

図14には、本発明に係る設計手法を可能にする自己構成回路の第4の実施例が示されている。

- 10 この実施例は、図2や図8および図13に示されている自己構成回路100°と共に、図7に示されているようなHDL記述の設計データを記憶するHDLストレージ200°と、HDL記述を解読して対応する論理機能を自己構成回路100を用いて構成するための信号を形成し出力するHDLコントローラ300°が設けられている。
- 15 ここで、HDL文を解読するHDLコントローラ300,は、例えばマイクロプログラム制御方式のCPUと同様な構成、すなわち各HDL言語を処理する手順を記述したマイクロプログラムを記憶するメモリ(マイクロROM)と、該メモリの読出しシーケンス制御を行なう制御回路と、読み出されたマイクロ命令をデコードして制御信号を形成するデコーダ回路等により構成することができる。HDL言語は膨大なものでなくしかも文法も比較的単純であるので、現在の半導体集積回路技術をもって充分に1つの半導体チップ上に構成することが可能である。

なお、図14には、メモリアレイを主体とするメモリ回路10と可変アドレス変換回路30とが一つのメモリ空間に配置されているものとして示されている。これはメモリ回路10を構成するメモリアレイ11と、可変アドレス変換回路30を構成するメモリアレイ31とを同一のメモリアレイ内の別個の領域に配置してもよいという意味である。アドレス・デコー

ダ12,32や比較回路14、データ・ストレージ60、スイッチ・マトリックス70等は、アドレッシング回路としてまとめて示されている。

図8の実施例において説明したデータ・ストレージ60もメモリの一種であるので、これも上記と同様の思想に従って、メモリ回路10を構成するメモリアレイ11および可変アドレス変換回路30を構成するメモリアレイ31と共に一つのメモリアレイ内の別個の領域に配置するようにしてもよい。さらに、HDL記述の設計データを記憶するHDLストレージも、メモリ回路10を構成するメモリアレイ11と共に一つのメモリアレイ内の別個の領域に配置するように構成することも可能である。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、構成する論理ゲート回路は、NANDゲートに限定されず、NORゲートやANDゲート、ORゲート等であっても良い。また、構成するフリップフロップ回路も図11のような2つのNANDゲートのみからなるものに限定されず、リセット端子やセット端子を有するRSフリップフロップ等であっても良い。

産業上の利用可能性

20 以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である論理集積回路の設計手法を例にとって説明したが、この発明はそれに限定されない。たとえば、論理回路とアナログ回路とが一つの半導体チップ上に混在されてなる半導体集積回路の開発にも利用することができる。

請求の範囲

- 1. 読み出しおよび書き込みが可能な記憶手段と、該記憶手段に書き込まれたデータと記憶手段から読み出されたデータとを比較する比較手段と、
- 5 上記記憶手段に供給されるアドレス信号を上記比較手段における比較結果に基づいて変換する可変アドレス変換手段とを備え、所望の論理機能を有する論理回路の入力信号が上記記憶手段へのアドレス信号として入力されるとともに、上記記憶手段の読み出しデータが当該論理回路の上記入力信号に対して期待される出力信号となるように上記記憶手段にデータが書き 10 込まれることを特徴とする半導体集積回路。
 - 2. 上記記憶手段と上記比較手段と上記可変アドレス変換手段とが1つの半導体チップ上に複数個設けられてなることを特徴とする請求項1に記載の半導体集積回路。

15

- 3. 上記記憶手段は揮発性メモリであることを特徴とする請求項1または2に記載の半導体集積回路。
- 4. 上記可変アドレス変換手段は、複数のメモリセルがマトリックス状に 20 配置されたメモリアレイと、入力アドレス信号に基づいて該メモリアレイ 内のメモリセルを選択するアドレスデコーダと、上記メモリアレイから読み出された信号を増幅する読出し手段と、制御信号に基づいて上記入力アドレス信号を更新する演算手段とにより構成されていることを特徴とする 請求項1、2または3に記載の半導体集積回路。

25

5. 上記メモリアレイは揮発性メモリからなるメモリアレイであることを 特徴とする請求項4に記載の半導体集積回路。

- 6. 上記記憶手段から読み出されたデータを保持可能なデータ保持手段と、 入力アドレス信号または上記データ保持手段の出力信号を切り替えて上記 可変アドレス変換手段に供給可能なスイッチマトリックスと、該スイッチ マトリックス内の各スイッチの制御情報を記憶する記憶手段とをさらに備 えていることを特徴とする請求項1、2、3、4または5に記載の半導体 集積回路。
- 7. 上記データ保持手段は、上記メモリ回路から読み出された第1のデータをラッチ可能なラッチ手段と、上記メモリ回路から読み出された第1の10 データに基づいて上記ラッチ手段への第1のデータのラッチを許可または不許可にするゲート手段とにより構成されてなることを特徴とする請求項6に記載の半導体集積回路。
- 8. 請求項1、2、3、4、5、6または7に記載の半導体集積回路を用いて、HDL言語で記述された機能レベルの設計データを制御手段で解読して、任意の論理を構成可能な自己構成回路の論理構成を決定する信号を、上記制御手段から上記自己構成回路に与えることにより所望の論理機能を有する論理集積回路を構成するようにしたことを特徴とする論理集積回路の構成方法。


5


- 9. 上記制御手段は、上記自己構成回路と同一の半導体チップ上に形成されていることを特徴とする請求項8に記載の論理集積回路の構成方法。
- 10. 上記機能レベルの設計データを格納するストレージは、上記制御手 25 段および上記自己構成回路と同一の半導体チップ上に形成されていること を特徴とする請求項9に記載の論理集積回路の構成方法。

11. 論理機能をハードウェア記述言語によって表わしたところの記述から得られた情報を保持し、そのアドレス端子に供給される信号を入力信号として、上記入力信号に従った上記論理機能の出力を、その出力端子から得る記憶手段を含むことを特徴とする半導体集積回路。


5

- 12. 上記論理機能は、組み合わせ論理機能を含むことを特徴とする請求項11に記載の半導体集積回路。
- 13. 上記論理機能は、順序論理機能を含むことを特徴とする請求項11 10 または12に記載の半導体集積回路。
 - 14. 上記記憶手段は、読出し書込み可能な記憶手段であることを特徴とする請求項11に記載の半導体集積回路。
- 15 15. ハードウェア記述言語によって表わされたところの記述から上記記憶手段へ書込まれる上記情報を形成するところの変換手段と、上記記憶手段とが同一の半導体チップに形成されていることを特徴とする請求項11 に記載の半導体集積回路。
- 20 16.上記ハードウェア記述言語によって表わされたところの記述を保持 する記憶手段が、上記半導体チップに形成されていることを特徴とする請 求項15に記載の半導体集積回路。







3 / 1 4 図 3



4 / 1 4 図 4



5 / 1 4 図 5



7 / 1 4 図 7








図 8



8 / 1 4 図 9







. . .

-


. !

:

1


WO 00/52753

10/14 図11





```
HDL記述
//External Declarations
module ff model(
 InO,
 In1,
 Out0,
 Out1
);
//Internal Declarations
input In0;
input In1;
output Out0;
output Out1;
wire In0;
wire In1;
reg Out0;
reg Out1;
//Local declarations
//Instaces
nand1_gate(
 .In0 (In0),
 .In1 (Out1),
 .Out0 (Out0)
);
nand2_gate(
 .In2 (Out0),
 .In3 (In3),
 .Out0 (Out1)
);
endmodule // ff_model
```

1 1 / 1 4 図 1 2




1 2 / 1 4 図 1 3





14/14 図15



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/01035

A CLAS	CITICATION OF CUIDING TO A CASTELL					
A CLAS	SIFICATION OF SUBJECT MATTER .Cl ⁶ H01L21/82, H01L21/822, H	01L27/04, G06F17/50				
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELD	OS SEARCHED					
Minimum o	documentation searched (classification system followe	ed by classification symbols)				
Int	.C1° H01L21/82, H01L21/822, H0	01L27/04, G06F17/50				
Documenta	ation searched other than minimum documentation to t	he extent that such documents are include	ed in the fields searched			
Koka	i Jitsuyo Shinan Koho 1971-1999	Toroku Jitsuyo Shinan Koh Jitsuyo Shinan Toroku Koh	no 1994–1999 o 1996–1999			
Electronic	data base consulted during the international search (na	me of data base and, where practicable, so	earch terms used)			
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where a	` •	Relevant to claim No.			
· A	JP, 9-237283, A (Ricoh Co.,	Ltd.),	1-16			
	9 September, 1997 (09. 09. 9 Figs. 8 to 29 (Family: none)7), :)				
A	JP, 8-115357, A (Fujitsu Lt 7 May, 1996 (07. 05. 96), Fig. 1 (Family: none)	d.),	1-16			
A	JP, 7-152794, A (NEC Corp.) 16 June, 1990 (16. 06. 95), Fig. 1 (Family: none)	•	1-16			
	r documents are listed in the continuation of Box C.	See patent family annex.				
"A" docume consider de l'L" docume cited to special i docume means "P" docume the prior	categories of cited documents: ant defining the general state of the art which is not red to be of particular relevance document but published on or after the international filing date ent which may throw doubts on priority claim(s) or which is establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later than rity date claimed	considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents.				
26 M	actual completion of the international search ay, 1999 (26. 05. 99)	Date of mailing of the international sear 8 June, 1999 (08. 0	ch report () 6.99)			
Name and m Japai	nailing address of the ISA/ nese Patent Office	Authorized officer				
	•					
Facsimile No	J.	Telephone No.				

国際調査報告 国際出願番号 PCT/JP99/01035 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl⁶ H01L21/82,H01L21/822,H01L27/04,G06F17/50 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int.Cl* H01L21/82,H01L21/822,H01L27/04,G06F17/50 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996 日本国公開実用新案公報 1971-1999 日本国登録実用新案公報 1994-1999 日本国実用新案登録公報 1996-1999 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 Α JP, 9-237283, A (株式会社リコー) 9. 9月. 199 1 - 167(09.09.97)第8~29図 (ファミリー無し) JP, 8-115357, A (富士通株式会社) 7. 5月. 1994 (07. 05. 96) 第1図 (ファミリー無し) Α 1 - 16JP, 7-152794, A (日本電気株式会社) 16.6月.1 1 - 1.6990 (16.06.95) 第1図 (ファミリー無し) | | C欄の続きにも文献が列挙されている。 ┃ ┃ パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの て出願と矛盾するものではなく、発明の原理又は理 「E」国際出願日前の出願または特許であるが、国際出願日 論の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献(理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に営及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 26.05.99 08.06.99 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員)....: 9170 日本国特許庁(ISA/JP) 大嶋 洋一 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3497

3 Town 3 ation 29 INTERIOR ON PHYSICAL INTERIOR OF THE PHYSICAL PROPERTY OF THE PHYSICAL PROPERT



PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference 319803305971	FOR FURTHER ACTION		tionofTransmittalofInternational Preliminary n Report (Form PCT/IPEA/416)				
International application No. PCT/JP99/01035	International filing date (day 04 March 1999 (04		Priority date (day/month/year)				
	International Patent Classification (IPC) or national classification and IPC H01L 21/82, 21/822, 27/04, G06F 17/50						
Applicant	HITACHI, LT	D.					
and is transmitted to the applicant ac	ccording to Article 36.		national Preliminary Examining Authority				
This report is also accompani amended and are the basis fo	2. This REPORT consists of a total of3 sheets, including this cover sheet. This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT).						
These annexes consist of a to	otal of sheets.						
3. This report contains indications rela	ting to the following items:						
Basis of the report	Basis of the report						
II Priority							
··· 🖳	of opinion with regard to nove	lty, inventive st	ep and industrial applicability				
IV Lack of unity of inv			the second secon				
V Reasoned statement citations and explan	ations supporting such statement	ent	eventive step or industrial applicability;				
VI Certain documents of	cited						
VII Certain defects in th	e international application						
VIII Certain observations on the international application							
Date of submission of the demand Date of completion of this report							
04 March 1999 (04.03	3.99)	26 No	ovember 1999 (26.11.1999)				
Name and mailing address of the IPEA/JP	Auth	orized officer					
Facsimile No.	Tele	hone No.					



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/JP99/01035

k.	Basis	of the re	рогс
ì.	With	regard to	the elements of the international application:*
	\boxtimes	the inte	mational application as originally filed
	Ħ	the des	cription:
		pages	, as originally filed
		pages	filed with the demand
		pages	, filed with the letter of
	Ш	the clai	
		pages	, as originally filed
		pages	, as amended (together with any statement under Article 19
		pages	, filed with the demand
		pages	, filed with the letter of
		the dra	wings:
		pages	, as originally filed
		pages	, filed with the demand
		pages	, filed with the letter of
	Ш.		
	' لـــا	_	ence listing part of the description:
		pages	, as originally filed
		pages	, filed with the demand
		pages	, filed with the letter of
2.	the in	nternatio	o the language, all the elements marked above were available or furnished to this Authority in the language in which nal application was filed, unless otherwise indicated under this item. ats were available or furnished to this Authority in the following language which is:
			guage of a translation furnished for the purposes of international search (under Rule 23.1(b)).
	Ħ		guage of publication of the international application (under Rule 48.3(b)).
	H		aguage of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/
	ш	or 55.3	
3.	With preli	regard minary e	to any nucleotide and/or amino acid sequence disclosed in the international application, the international xamination was carried out on the basis of the sequence listing:
		contair	ned in the international application in written form.
		filed to	ogether with the international application in computer readable form.
	\Box	furnish	ned subsequently to this Authority in written form.
	\Box	furnish	ned subsequently to this Authority in computer readable form.
		The s	tatement that the subsequently furnished written sequence listing does not go beyond the disclosure in the ational application as filed has been furnished.
			atement that the information recorded in computer readable form is identical to the written sequence listing has urnished.
4.		The an	nendments have resulted in the cancellation of:
			the description, pages
		Ħ	the claims, Nos.
		Ħ	the drawings, sheets/fig
5.		This rebeyond	port has been established as if (some of) the amendments had not been made, since they have been considered to go the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**
*	in th	acement is repor 70.17).	sheets which have been furnished to the receiving Office in response to an invitation under Article 14 are referred to t as "originally filed" and are not annexed to this report since they do not contain amendments (Rule 70.16
**	Any i	replacem	ent sheet containing such amendments must be referred to under item 1 and annexed to this report.

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

V.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial a	applicability;
	citations and explanations supporting such statement	

1. Statement			· · · · · · · · · · · · · · · · · · ·
Novelty (N)	Claims	1-16	YES
	Claims		NO NO
Inventive step (IS)	Claims	1-16	YES
	Claims		. NO
Industrial applicability (IA)	Claims	1-16	YES
	Claims		NO

2. Citations and explanations

Concerning Claims 1 to 10

A semiconductor integrated circuit containing a variable address conversion means which converts the address signal supplied to the storage means based on the results of a comparison in the comparison means is not disclosed in any of the documents cited in the international search report. Moreover, it is not obvious to a person skilled in the art.

Concerning Claims 11 to 16

A semiconductor integrated circuit containing a storage means, wherein information obtained from that description which shows the logic function in a hardware descriptive language is held, and with the signal supplied to said address terminal as an input signal, the output from the logic function following the input signal is obtained from said output terminal, is not disclosed in any of the documents cited in the international search report.

Moreover, it is not obvious to a person skilled in the art.

特許協力条約

PCT

国際予備審査報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

	1 0 DEC 1999
WIP	PCT

出願人又は代理人 の書類記号 319803305971	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
国際出願番号 PCT/JP99/01035	国際出願日 (日.月.年) 04.	03.99	優先日 (日.月.年)		
国際特許分類(IPC) Int.Cl ⁶ H01L21/	82,H01L21/822,H01L27/6	04,G06F17/50			
出願人 (氏名又は名称) 株式会社 日5	工製作所				
1. 国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条 (PCT36条) の規定に従い送付する。 2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。 □ この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT36株) (PCT実施細則第607天は図面も添付されている。					
この財産者類は、全部で ページである。 3. この国際予備審査報告は、次の内容を含む。 I 図					
国際予備審査の請求書を受理した日 04.03.99	国图	デーー 保予備審査報告を作 2	F成した日 26.11.99		
名称及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番		午庁審査官(権限 <i>0</i> 大嶋 洋一	のある職員) 4L 9170		

電話番号 03-3581-1101 内線 3464



国際出願番号 PCT/JP99/01035

i.		国際予備審査報	最告の基礎					
1.	1. この国際予備審査報告は下記の出願書類に基づいて作成された。 (法第6条 (PCT14条) の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)							
	X	出願時の国際	民出願書類					
		明細書 明細書 明細書	第 第 第		ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書		
		請求の範囲			··········			
	Ш		第 第		—- ^{項、}	出願時に提出されたもの		
		請求の範囲			項、	PCT19条の規定に基		
		請求の範囲 請求の範囲	第 第		項、 項、	国際予備審査の請求書と	と共に提出されたもの 付の書簡と共に提出されたもの	
	\Box	図面	第		ページ/図	、 出願時に提出されたもの	ח	
	_	図面	第 ——— 第		ページ/図 ページ/図	、国際予備審査の請求書と		
	П	明細書の配列	引表の部分	第	ページ、	出願時に提出されたもの	0	
		明細書の配列			ページ	国際予備審査の請求書と		
		明細書の配列	リ表の部分	第	ページ、		付の書簡と共に提出されたもの	
2.	-	上記の出願書舞	質の言語は	、下記に示す場合	を除くほか、こ	の国際出願の言語である。		
	-	上記の書類は、	下記の言	語である	語であ	っる。		
	ſ	国際調査	のために振	出されたPCT麸	見到23.1(b)だい	いう翻訳文の食語		
	Ì	=		にいう国際公開の			•	
	Ì	=				たは55.3にいう翻訳文の言	語	
3.	;	ー この国際出願は	t、ヌクレ:	オチド又はアミノ	酸配列を含んで	おり、次の配列表に基づき	「国際予備審査報告を行った。	
	ſ	コーこの国際に	出願に含ま	:れる書面による話	7列表			
	ſ	=		提出されたフレコ		クによる配列表		
	ſ	=				と出された書面による配列		
	ו	=				是出されたフレキシブルデ	• •	
	ſ						イベクによる配列表 超える事項を含まない旨の陳述	
	ι	当の提出が		・風による配列衣が	・田殿時におり	3国际山腹の用木の配田で	色える事項を含まない首の陳业	
	[~~~	る配列表に	記載した配列とス	7レキシブルデ.	ィスクによる配列表に記録	した配列が同一である旨の陳述	
4.	*	甫正により、下 明細書		が削除された。	ページ			
	$\overline{\Box}$		第					
	H	図面	図面の第		^	·ジ/図		
						· / L		
5. □ この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1.における判断の際に考慮しなければならず、本報告に添付する。)								





国際予備審查報告

国際出願番号 PCT/JP99/01035

v.	新規性、進歩性又は産業上の利用可能 文献及び説明	尨性についての法第12条(PC ────	T 3 5条(2)) に定める見解、 	それを裏付ける
1.	見解			
	新規性(N)	請求の範囲 請求の範囲	1-16	有 無
	進歩性(IS)	請求の範囲 請求の範囲	1-16	有 無
	産業上の利用可能性(IA)	請求の範囲 請求の範囲	1-16	

2. 文献及び説明 (PCT規則70.7)

請求の範囲1~10は、

記憶手段に供給されるアドレス信号を比較手段における比較結果に基づいて変換する可変アドレス変換手段を含む半導体集積回路である点については、国際調査報告に列記されたいずれの文献にも記載されておらず当業者にとって自明のものでもない。

請求の範囲11~16は、

論理機能をハードウエア記述言語によって表したところの記述から得られた情報を保持し、そのアドレス端子に供給される信号を入力信号として、入力信号に従った論理機能の出力をその出力端子から得る記憶手段を含む半導体集積回路である点については、国際調査報告に列記されたいずれの文献にも記載されておらず当業者にとって自明のものでもない。